Tento miniaturní projekt představuje testovací a diagnostický modul, který umožňuje provádět i jednoduché demonstrační úlohy. Modul je určen pro procesorové desky JPR-1, JPR-1Z a kompatibilní procesorové desky systému SAPI-1. Modul se připojuje na rozšiřující konektor K3 vedle konektoru klávesnice (kódování klíče C6).

Podle typu procesorové karty jsou tlačítka a zobrazovače mapovány jako paměť (JPR-1) nebo periferie (JPR-1Z). Modul využívá vysoce svítivé LED displeje se společnou katodou, buzené přímo logickými výstupy periferního obvodu MH3212 (74S412/74F412) na desce procesoru, proto nepotřebuje externí napájení.

Mapování signálů u procesorové desky JPR-1 je následující:

• výstupní port P1 (adresa 2800h) = pravý zobrazovač, log. 1 znamená rozsvícený segment, mapování segmentů je: [TGFEDCBA]
• výstupní port P2 (adresa 2C00h) = levý zobrazovač, log. 1 znamená rozsvícený segment, mapování segmentů je: [TGFEDCBA]
• vstupní port P2 (adresa 2C00h) = čtení stavu tlačítek, log. 0 znamená stlačeno, mapování bitů je: [LxxxxxxP]

pozn. díky neúplnému adresování „portů“ P0, P1 a P2 na desce JPR-1 jsou skutečné adresy definovány takto:

^P0 := [0010 01xx xxxx xxxx] (tj. adresy 2400h÷27FFh)
^P1 := [0010 10xx xxxx xxxx] (tj. adresy 2800h÷2BFFh)
^P2 := [0010 11xx xxxx xxxx] (tj. adresy 2C00h÷2FFFh)

Z výše uvedeného vyplývá, že instrukce SHLD 2BFF uloží najednou obsah registru L do portu P1 (pravý zobrazovač a obsah registru H uloží do portu P2 (levý zobrazovač).

Mapování signálů u procesorové desky JPR-1Z je následující:

• výstupní port P1 (port 02h) = pravý zobrazovač, log. 1 znamená rozsvícený segment, mapování segmentů je: [TGFEDCBA]
• výstupní port P2 (port 03h) = levý zobrazovač, log. 1 znamená rozsvícený segment, mapování segmentů je: [TGFEDCBA]
• vstupní port P2 (port 03h) = čtení stavu tlačítek, log. 0 znamená stlačeno, mapování bitů je: [LxxxxxxP]

pozn.: u všech bitových zápisů je vlevo nejvyšší bit (MSB), vpravo nejnižší (LSB)